AD6634BCSLASHPCB datasheet(2/52 Pages) AD

2 / 52 page

REV. 0

–2–

AD6634

TABLE OF CONTENTS

USER CONFIGURABLE BUILT-IN SELF TEST (BIST) 31

RAM BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Channel BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

CHIP SYNCHRONIZATION . . . . . . . . . . . . . . . . . . . . . . 32

Start . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Start with No Sync . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Start with Soft Sync . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Start with Pin Sync . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Hop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Set Freq No Hop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Hop with Soft Sync . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Hop with Pin Sync . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

PARALLEL OUTPUT PORTS . . . . . . . . . . . . . . . . . . . . . 33

Channel Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

AGC Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Master/Slave PCLK Modes . . . . . . . . . . . . . . . . . . . . . . . 35

Parallel Port Pin Functionality . . . . . . . . . . . . . . . . . . . . . 35

LINK PORT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Link Port Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Link Port Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

TigerSHARC Configuration . . . . . . . . . . . . . . . . . . . . . . 36

MEMORY MAPS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

0x00–0x7F: Coefficient Memory (CMEM) . . . . . . . . . . . 36

0x80: Channel Sleep Register . . . . . . . . . . . . . . . . . . . . . . 37

0x81: Soft_SYNC Register . . . . . . . . . . . . . . . . . . . . . . . . 37

0x82: Pin_SYNC Register . . . . . . . . . . . . . . . . . . . . . . . . 37

0x83: Start Hold-Off Counter . . . . . . . . . . . . . . . . . . . . . 37

0x84: NCO Frequency Hold-Off Counter . . . . . . . . . . . . 37

0x85: NCO Frequency Register 0 . . . . . . . . . . . . . . . . . . 37

0x86: NCO Frequency Register 1 . . . . . . . . . . . . . . . . . . 38

0x87: NCO Phase Offset Register . . . . . . . . . . . . . . . . . . 38

0x88: NCO Control Register . . . . . . . . . . . . . . . . . . . . . . 38

0x90: rCIC2 Decimation–1 (MrCIC2–1) . . . . . . . . . . . . . . 39

0x91: rCIC2 Interpolation–1 (LrCIC2–1) . . . . . . . . . . . . . . 39

0x92: rCIC2 Scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

0x93: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

0x94: CIC5 Decimation–1 (MCIC5–1) . . . . . . . . . . . . . . . 40

0x95: CIC5 Scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

0x96: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

0xA0: RCF Decimation–1 (MRCF–1) . . . . . . . . . . . . . . . . 40

0xA1: RCF Decimation Phase (PRCF) . . . . . . . . . . . . . . . 40

0xA2: RCF Number of Taps Minus One (NRCF–1) . . . . . 40

0xA3: RCF Coefficient Offset (CORCF) . . . . . . . . . . . . . . 40

0xA4: RCF Control Register . . . . . . . . . . . . . . . . . . . . . . 40

0xA5: BIST Register for I . . . . . . . . . . . . . . . . . . . . . . . . 40

0xA6: BIST Register for Q . . . . . . . . . . . . . . . . . . . . . . . . 40

0xA7: BIST Control Register . . . . . . . . . . . . . . . . . . . . . . 41

0xA8: RAM BIST Control Register . . . . . . . . . . . . . . . . . 41

0xA9: Output Control Register . . . . . . . . . . . . . . . . . . . . 41

Memory Map for Input Port Control Registers . . . . . . . . . . 41

Input Port Control Registers . . . . . . . . . . . . . . . . . . . . . . 41

0x00 Lower Threshold A . . . . . . . . . . . . . . . . . . . . . . . . . 41

0x01 Upper Threshold A . . . . . . . . . . . . . . . . . . . . . . . . . 41

0x02 Dwell Time A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

0x03 Gain Range A Control Register . . . . . . . . . . . . . . . . 41

0x04 Lower Threshold B . . . . . . . . . . . . . . . . . . . . . . . . . 42

0x05 Upper Threshold B . . . . . . . . . . . . . . . . . . . . . . . . . 42

0x06 Dwell Time B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

0x07 Gain Range B Control Register . . . . . . . . . . . . . . . . 42

FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

APPLICATIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

GENERAL DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . 4

ARCHITECTURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

ABSOLUTE MAXIMUM RATINGS . . . . . . . . . . . . . . . . . 6

THERMAL CHARACTERISTICS . . . . . . . . . . . . . . . . . . . 6

EXPLANATION OF TEST LEVELS . . . . . . . . . . . . . . . . . 6

ORDERING GUIDE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

RECOMMENDED OPERATING CONDITIONS . . . . . . . 7

ELECTRICAL CHARACTERISTICS . . . . . . . . . . . . . . . . . 7

GENERAL TIMING CHARACTERISTICS . . . . . . . . . . . . 8

MICROPROCESSOR PORT TIMING CHARACTERISTICS 9

TIMING DIAGRAMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

PIN CONFIGURATION . . . . . . . . . . . . . . . . . . . . . . . . . . 17

PIN FUNCTION DESCRIPTIONS . . . . . . . . . . . . . . . . . 18

EXAMPLE FILTER RESPONSE . . . . . . . . . . . . . . . . . . . 19

INPUT DATA PORTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Input Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Input Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Input Enable Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Gain Switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Input Data Scaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Scaling with Fixed-Point ADCs . . . . . . . . . . . . . . . . . . . . 21

Scaling with Floating-Point or Gain-Ranging ADCs . . . . 22

NUMERICALLY CONTROLLED OSCILLATOR . . . . . 22

Frequency Translation . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

NCO Frequency Hold-Off Register . . . . . . . . . . . . . . . . . 23

Phase Offset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

NCO Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Phase Dither . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Amplitude Dither . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Clear Phase Accumulator on HOP . . . . . . . . . . . . . . . . . . 23

Input Enable Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Mode 00: Blank on IEN Low . . . . . . . . . . . . . . . . . . . . . . 23

Mode 01: Clock on IEN High . . . . . . . . . . . . . . . . . . . . . 23

Mode 10: Clock on IEN Transition to High . . . . . . . . . . 24

Mode 11: Clock on IEN Transition to Low . . . . . . . . . . . 24

WB Input Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Sync Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

SECOND ORDER rCIC FILTER . . . . . . . . . . . . . . . . . . . 24

rCIC2 Rejection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Example Calculations . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Decimation and Interpolation Registers . . . . . . . . . . . . . . 25

rCIC2 Scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

FIFTH ORDER CIC FILTER . . . . . . . . . . . . . . . . . . . . . . 25

CIC5 Rejection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

RAM COEFFICIENT FILTER . . . . . . . . . . . . . . . . . . . . . 27

RCF Decimation Register . . . . . . . . . . . . . . . . . . . . . . . . 27

RCF Decimation Phase . . . . . . . . . . . . . . . . . . . . . . . . . . 27

RCF Filter Length . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

RCF Output Scale Factor and Control Register . . . . . . . . 27

INTERPOLATING HALF-BAND FILTERS . . . . . . . . . . 28

AUTOMATIC GAIN CONTROL . . . . . . . . . . . . . . . . . . . 28

The AGC Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Desired Signal Level Mode . . . . . . . . . . . . . . . . . . . . . . . 29

Desired Clipping Level Mode . . . . . . . . . . . . . . . . . . . . . 31

Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

AD6634BC/PCB Datasheet(PDF) 2 Page - Analog Devices

AD6634BC/PCB Datasheet(HTML) 2 Page - Analog Devices

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52

Datasheet Descarga

Enlace URL