STA680TR datasheet(2/48 Pages) STMICROELECTRONICS

2 / 48 page

Contents

STA680

2/48

DS5877 Rev 13

Contents

Block diagram and pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.1

Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.2

Ball-out description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.2.1

LFBGA description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

1.2.2

TFBGA description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

1.2.3

Ball-out list . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.2.4

I/Os supply groups . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

General description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

2.1

Receiver system overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

2.2

HD Radio processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

2.3

Dual channel HD 1.5 Radio processing . . . . . . . . . . . . . . . . . . . . . . . . . . 22

2.4

Overview of main functional blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

2.4.1

Adjacent channel filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

2.4.2

HiFi2 core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

2.4.3

Vectra core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

2.4.4

DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

2.4.5

Hardware accelerator (VITERBI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Operation and general remarks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

3.1

Clock schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

3.2

Power on . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Power supply ramp-up phase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

4.1

Oscillator setting time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

4.2

Boot sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

4.3

Normal operation mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Digital I/O and memory interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

5.1

Interfaces: LFBGA vs. TFBGA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

5.2

Base-band I2S interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

5.3

Base-band I2S interface frequency diversity . . . . . . . . . . . . . . . . . . . . . . 30

5.4

Audio interface (AIF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

STA680TR Datasheet(PDF) 2 Page - STMicroelectronics

STA680TR Datasheet(HTML) 2 Page - STMicroelectronics

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48

Datasheet Descarga

Enlace URL