 |
Motor de Búsqueda de Datasheet de Componentes Electrónicos |
|
|
Motor de Búsqueda de Datasheet de Componentes Electrónicos |
|
TNETV2501INPGF Datasheet(PDF) 12 Page - Texas Instruments |
|
|
|
|||||||||||||||||||||||||||||
TNETV2501INPGF Datasheet(HTML) 12 Page - Texas Instruments |
|
|
12 / 197 page  Tables 12 December 2002 − Revised November 2008 SPRS206K Table Page 3−42 Parallel GPIO Enable Register 2 Bit Field Description 101 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−43 Parallel GPIO Direction Register 2 Bit Field Description 102 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−44 Parallel GPIO Data Register 2 Bit Field Description 103 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−45 Pins With Pullups, Pulldowns, and Bus Holders 104 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−46 External Bus Control Register Bit Field Description 105 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−47 I/O Addresses Under Scope of XPORT 106 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−48 XPORT Configuration Register Bit Field Description 107 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−49 XPORT Bus Error Register Bit Field Description 108 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−50 DPORT Configuration Register Bit Field Description 109 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−51 DPORT Bus Error Register Bit Field Description 110 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−52 IPORT Bus Error Register Bit Field Description 111 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−53 System Configuration Register Bit Field Description 112 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−54 Time-Out Control Register Bit Field Description 113 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−55 CPU Memory-Mapped Registers 114 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−56 Peripheral Bus Controller Configuration Registers 116 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−57 External Memory Interface Registers 117 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−58 DMA Configuration Registers 118 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−59 Instruction Cache Registers 121 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−60 Trace FIFO 121 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−61 Timer Signal Selection Register 121 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−62 Timers 121 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−63 Multichannel Serial Port #0 123 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−64 Multichannel Serial Port #1 124 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−65 HPI 125 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−66 GPIO 125 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−67 Device Revision ID 126 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−68 I2C 126 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−69 UART 127 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−70 External Bus Selection 127 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−71 Clock Mode Register 127 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−72 CLKOUT Selector Register 127 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−73 Clock Controller Registers 128 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−74 IDLE Control Registers 128 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−75 Interrupt Table 129 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−1 Recommended Crystal Parameters 140 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−2 CLKIN in Bypass Mode Timing Requirements 142 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−3 CLKOUT in Bypass Mode Switching Characteristics 142 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−4 CLKIN in Lock Mode Timing Requirements 143 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−5 CLKOUT in Lock Mode Switching Characteristics 143 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−6 EMIF Timing Requirements for ECLKIN 145 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−7 EMIF Switching Characteristics for ECLKOUT1 145 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−8 EMIF Switching Characteristics for ECLKOUT2 146 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−9 Asynchronous Memory Cycle Timing Requirements for ECLKIN 147 . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−10 Asynchronous Memory Cycle Switching Characteristics for ECLKOUT1 147 . . . . . . . . . . . . . . . . . . . . . 5−11 Programmable Synchronous Interface Timing Requirements 150 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5−12 Programmable Synchronous Interface Switching Characteristics 150 . . . . . . . . . . . . . . . . . . . . . . . . . . . |
|
Enlace URL |
| ¿ALLDATASHEET es útil para Ud.? [ DONATE ] |
Todo acerca de Alldatasheet | Publicidad | Contáctenos | Política de Privacidad | Enlace a la hoja de datos | Intercambio de Enlaces | Lista de Fabricantes All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |
Mexican ▼
English
Chinese
German
Japanese
Russian
Korean
Spanish
French
Italian
Portuguese
Polish
Vietnamese
Indian
Mexican
British
New Zealand
