AMD-K6-2ESLASH400AMZ datasheet(325/332 Pages) AMD

325 / 332 page

Index

307

22529B/0—January 2000

AMD-K6™-2E Processor Data Sheet

Preliminary Information

Index

Numerics

0.25-Micron Process Technology . . . . . . . . . . . . . . . . . . . . . . . 4

100-MHz Bus

clock switching characteristics . . . . . . . . . . . . . . . . . . . . 268

input setup and hold timings. . . . . . . . . . . . . . . . . . . . . . 272

output delay timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270

321-Pin Staggered CPGA

package specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . 303

3DNow!™ Technology . . . . . . . . . . . . . . . . . . . . . . . . . .3

, 15–20

data types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

execution unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

–20

INIT state. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183

instruction compatibility, floating-point and . . . . . . . . . 216

instructions . . . . . . . . . . . . . . . . . . . . . . 13

, 56, 81, 197, 216

PREFETCH instruction . . . . . . . . . . . . . . . . . . . . . . . . . . 197

registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

RESET state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118

, 179

software prefetching. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197

4-Kbyte Paging Mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . 49

4-Mbyte Paging Mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . 50

66-MHz Bus

clock switching characteristics . . . . . . . . . . . . . . . . . . . . 268

input setup and hold timings. . . . . . . . . . . . . . . . . . . . . . 276

output delay timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274

A[31:3] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

A20M# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

masking cache accesses with . . . . . . . . . . . . . . . . . . . . . . 204

Absolute Ratings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255

Accelerated Graphic Port (AGP) . . . . . . . . . . . . . . . . . . . . . 4

–5

Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

bus . . . . . . . . . . . . . . . . . . . .87

–92, 101, 154, 158, 160, 199

generation sequence during bursts. . . . . . . . . . . . . . . . . 142

hold. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

parity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

parity check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

ADS# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

ADSC# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

AGP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

–5

AHOLD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

-initiated inquire hit to modified line. . . . . . . . . . . 158

–159

-initiated inquire hit to shared or exclusive line . . 156

–157

-initiated inquire miss . . . . . . . . . . . . . . . . . . . . . . . 154

–155

restriction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

–161

Airflow

consideration, layout and . . . . . . . . . . . . . . . . . . . . . . . . . 295

heatsink with fan . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 296

management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 296

path in a dual-fan system . . . . . . . . . . . . . . . . . . . . . . . . . 296

path in an ATX form-factor system . . . . . . . . . . . . . . . . . 297

Allocate, Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192

AMD-K6™-2E Processor

3DNow!™ technology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

absolute ratings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255

block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

bus cycles. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133

cache organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185

clock control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247

configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179

connection diagrams . . . . . . . . . . . . . . . . . . . . . . . . 299

–300

DC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256

decode logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

electrical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253

features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

floating-point unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213

logic symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

low-power devices . . . . . . . . . . . . . . . . . . 255

–256, 261, 306

microarchitecture overview . . . . . . . . . . . . . . . . . . . . . . . . 7

multimedia execution unit . . . . . . . . . . . . . . . . . . . . . . . 213

operating ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254

ordering information . . . . . . . . . . . . . . . . . . . . . . . . . . . . 305

package specification . . . . . . . . . . . . . . . . . . . . . . . . . . . 303

pin connection requirements . . . . . . . . . . . . . . . . . . . . . 264

pin designations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 301

power-on initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . 179

process technology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

scheduler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

signal descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

signal switching characteristics . . . . . . . . . . . . . . . . . . . 267

Socket 7 platform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

software environment . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

standard-power devices . . . . . . . . . . . . . . 255

–256, 260, 306

Super7 platform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

System Management Mode (SMM) . . . . . . . . . . . . . . . . 217

test and debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227

thermal design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285

write merge buffer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205

AP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

APCHK# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

Application Segment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

Asserted . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

Backoff . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

BE[7:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

BF[2:0]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

, 179

BIST. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227

Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

BOFF# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

, 162–163

locked operation with . . . . . . . . . . . . . . . . . . . . . . . . . . . 166

Boundary-Scan

bit definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233

test access port (TAP) . . . . . . . . . . . . . . . . . . . . . . . . . . . 229

BR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235

Branch

execution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

history table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

prediction . . . . . . . . . . . . . . . . . . . . . . . . . . . .1

, 3, 11, 20–21

target cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

BRDY#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

BRDYC# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

BREQ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

BSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231

Built-In Self-Test (BIST) . . . . . . . . . . . . . . . . . . . . . . . . . . . 227

AMD-K6-2E/400AMZ Datasheet(PDF) 325 Page - Advanced Micro Devices

AMD-K6-2E/400AMZ Datasheet(HTML) 325 Page - Advanced Micro Devices

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Descarga

Enlace URL